Generacion de Especificaciones Ejecutables Systemc Heterogeneas (Paperback)

Este trabajo presenta una metodología para el diseño de sistemas empotrados basada en modelos UML/MARTE. Esta metodología permite la captura de la semántica ejecutiva de varios modelos de computación. Se establece un mapeo a SystemC con el fin de obtener especificaciones ejecutables que permitan simular, validar y analizar dichos modelos UML/MARTE. Para una simulación correcta de los modelos, esta metodología utiliza los mecanismos proporcionados por la metodología HetSC a fin de especificar la variedad semántica ejecutiva en las correspondientes especificaciones SystemC. Con el fin de garantizar que todo el flujo de diseño es semánticamente consistente, esto es, que las características semánticas relacionadas con la concurrencia y los mecanismos de comunicación capturados en los modelos UML/MARTE son plasmados en la correspondiente especificación ejecutable SystemC/HetSC, el mapeo UML/MARTE-SystemC/HetSC está soportado formalmente. Este soporte formal es proporcionado por ForSyDe (Formal System Design). El metamodelo formal ForSyDe proporciona la coherencia semántica en el proceso de transformación desde los modelos UML/MARTE a las especificaciones SystemC/HetSC.